علوم، فناوری و کاربردهای فضایی

علوم، فناوری و کاربردهای فضایی

طراحی و پیاده سازی چندی سازی بلوکی تطبیق پذیر بر روی FPGA

نوع مقاله : مقاله پژوهشی

نویسندگان
1 دانشکده مهندسی برق، دانشگاه صنعتی شیراز، شیراز، ایران
2 پژوهشکده مکانیک، پژوهشگاه فضایی ایران، شیراز، ایران
چکیده
این مقاله به پیاده‌سازی الگوریتم چندی‌سازی بلوکی تطبیق‌پذیر (BAQ) بر روی سخت‌افزار FPGA، به‌ویژه تراشه Xilinx Virtex-7، می‌پردازد. این تراشه به دلیل انعطاف‌پذیری و توانایی پردازش موازی، گزینه‌ای مناسب برای کاربردهای بلادرنگ محسوب می‌شود. در این پژوهش، الگوریتم BAQ با استفاده از اصول چندی‌سازی غیر یکنواخت Lloyd-Max بهینه‌سازی شده است. طراحی سخت‌افزاری شامل بلوک‌های تطبیق‌پذیری است که با تکنیک‌هایی مانند موازی‌سازی و پردازش مرحله‌ای بهبود یافته‌اند. نتایج پیاده‌سازی نشان می‌دهد که این طراحی، استفاده از منابع FPGA را به‌طور قابل توجهی کاهش داده و در عین حال، کارایی بالا و تأخیر کم را حفظ می‌کند. ارزیابی‌ها نشان می‌دهد که روش پیشنهادی در معیارهایی همچون MSE، PSNR، SSIM و CC نسبت به روش مرجع، اختلافی کمتر از 2 درصد دارد که دقت و سازگاری بالای الگوریتم را تأیید می‌کند. علاوه بر این، پیاده‌سازی سخت‌افزاری با مصرف تنها 10 درصد از منابع DSP48 و 30 درصد از LUT های تراشه Virtex-7، کارایی بالایی را ارائه می‌دهد. این روش، راهکاری مؤثر برای فشرده‌سازی داده‌ها در سیستم‌های تصویربرداری و پردازش سیگنال ارائه می‌دهد.
کلیدواژه‌ها
موضوعات


مقالات آماده انتشار، پذیرفته شده
انتشار آنلاین از 28 تیر 1404

  • تاریخ دریافت 19 آذر 1403
  • تاریخ بازنگری 10 بهمن 1403
  • تاریخ پذیرش 21 اردیبهشت 1404